- 等级
- 社长
- 等级进度
- 积分
- 36615
- 阅读权限
- 255
- 主题
- 精华
- 社区币
- 星梦
- 注册时间
- 2003-8-25
- 最后登录
- 1970-1-1
|
三、相关产品
5 Z8 E- u: k: I 从前面的讲述我们可以看到,双通道DDR技术仍基于现有的DDR内存体系,和DDR内存本身的关系并不太大,因此与其说是一种内存技术还不如说是芯片组技术来得更确切。下面我们来看看与双通道DDR技术相关的芯片组产品。
- k# s' G' O; U" E3 K3 `; C& e7 v1 d- u ?/ v8 M
, j: j/ \ c/ s) ` A
目前已有NVIDIA nForce、nForce 2、SiS655及Intel E7500等产品可支持双通道DDR内存,Intel、SiS和VIA的下一代芯片组产品都已计划加入该功能,而AMD Opteron处理器集成的内存控制器也可支持双通道DDR技术。也就是说,双通道DDR技术会成为未来DDR内存构架的主要运作方式。 1 {8 L4 x6 }% r0 f" t
. {! Y1 |6 w; `. e5 T6 p6 ?$ W6 I
8 l9 I! _6 T3 R1 M+ X2 \ 在这些产品中,最重要是Intel最新推出的E7205芯片组。显然,作为业界首屈一指的CPU、芯片组生产厂商,英特尔的影响力是无与伦比的。虽然此前NVIDIA致力推广双通道DDR,但始终得不到理想的市场反应的原因也在于此。
# r; l% Q; k( K# k# Y; }; _ W- U( w1 `
/ F) G/ J0 I$ B E7205芯片组定位在高端工作站,支持400MHz/533MHz前端总线,支持超线程技术、AGP 8×总线、USB2.0接口;支持双通道DDR200或者DDR266内存,南北桥之间采用266MB/s的Hub Link总线连接。在E7205支持下,双通道DDR266内存提供的4.2GB/s峰值带宽,恰好等于目前主流的533MHz P4系统总线所需要的带宽。此外,英特尔将在今年继续推动双通道DDR内存,推出更多支持双通道DDR内存芯片组。根据产品蓝图,Intel将在桌面平台推出Springdale系列芯片组,支持Prescott处理器和双通道DDR333。
' |( J$ W% _ a0 t
' e$ T& M, R) B7 t/ c- P- y4 o, x1 e" r& `% R
在P4平台上还有VIA的P4X600芯片组也将支持Intel P4 533MHz前端总线,并且支持双通道的DDR内存。与E7205相比可以支持DDR333内存,也就是说我们使用128位DDR333内存时就能得到5.4GB/s的带宽。矽统已经推出支持双通道DDR内存的SiS655芯片组主板的工程样板,支持双通道DDR266/333,并且允许不同容量的内存混插工作于双通道模式,四条DIMM插槽最大可支持4GB DDR333内存。
, G1 h/ B+ J \* n# r4 G1 k# `+ T9 X( A4 S) X
) R) x- X; q! W. x& d! R- b" h* b- Q
AMD平台的双通道DDR解决方案暂时只有NVIDIA的nForce/nForce 2系列唱独角戏。nForce 2支持200/266/333MHz前端总线,支持双通道DDR266/333/400内存和AGP 8×。! m/ Y! @- H) X, I6 H s
9 P; v3 g0 a6 y( t4 ^6 `) q
, q) c5 l( G& r! ~# w, \: c
<H2> 四、竞争对手</H2>
$ L6 J. m! t& h2 }1 `: o 说到双通道DDR技术不得不再谈谈VIA推出的另一种基于DDR技术的新内存架构:QBM(Quad Band Memory,四倍带宽内存)。3 {8 R/ l/ p+ X8 p1 x2 t" z
, x4 [) O) j# l9 {+ p; B+ K# `3 f% v0 }+ W+ X% Q
通过这种技术,DDR内存可以实现在一个时钟周期内4次数据传输,即可以将目前的传统DDR内存在同等工作频率下,把数据传输带宽提升整整一倍。QBM是针对目前DDR架构的一种全新的改进,采用QBM技术的内存模组由两个DDR模块构成。其一按照正常的速度工作,其二则延迟1/4周期,每一模块连接一个场效应管。场效应管在此充当开关缓冲的作用,在它的作用下,时钟周期错开的模块在一个10ns的周期内共同提供4bits的数据吞吐量。而普通的DDR内存在同样一个周期内能实现的吞吐量是2bits,也就是说从技术方面提升了DDR内存模块的工作效率,让DDR内存模块能够更加合理地利用时钟周期的空间分配,更加有效率地进行数据的传输工作,以实现性能的成倍提升。
& p# F) Q4 ]" j. P
7 S: w0 H0 C' c! ^ |
|