Intel公開下代Nehalem微架構規劃

處理器廠商 Intel 今日舉行了多核心架構發佈會，除了公佈了六核心 Xeon 及四核心 Itanium 伺服器處理器規劃外，同時亦公佈了更多下代處理器 Nehalem 微架構的資料。據 Intel 資深副總裁暨數位企業事業群總經理 Pat Gelsinger 表示，全新 Nehalem 微架構將採用 Building Block 模組化設計，可應付由行動電腦至高效能伺服器的需要，最高可組合成 8 核心配置，提供最高同時 16 個 Thread 的運算處理能力。
" v7 q( W! B6 D  `& ~" F  Z
( Q) b2 M6 f! J/ S) x8 e

據 Pat Gelsinger 指出，全新 Nehalem 微架構採用可擴展的架構，主要是每個處理器單元均採用 Building Block 模組化設計，包括了處理器核心、 Cache 記憶體、內建繪圖核心、系統 記憶體控制及 Quick Path Interconnect 均可自由組合，最高可支援 8 核心，提供最高 16 個 Thread 運算能力。
% q3 T( t% q4 g/ t4 @5 m
# U. j' v; u7 U% p# k( _! p

此外，處理器內建的 Quick Path interconnect 數目亦可以自由提升，以形合多路的伺服器的需求。
0 l; R; k) r+ _/ n
處理器廠商 Intel 今日舉行了多核心架構發佈會，除了公佈了六核心 Xeon 及四核心 Itanium 伺服器處理器規劃外，同時亦公佈了更多下代處理器 Nehalem 微架構的資料。據 Intel 資深副總裁暨數位企業事業群總經理 Pat Gelsinger 表示，全新 Nehalem 微架構將採用 Building Block 模組化設計，可應付由行動電腦至高效能伺服器的需要，最高可組合成 8 核心配置，提供最高同時 16 個 Thread 的運算處理能力。
! I; S, s0 \) G  x


8 H9 G7 L9 u5 @/ J' x, n8 e$ V據 Pat Gelsinger 指出，全新 Nehalem 微架構採用可擴展的架構，主要是每個處理器單元均採用 Building Block 模組化設計，包括了處理器核心、 Cache 記憶體、內建繪圖核心、系統 記憶體控制及 Quick Path Interconnect 均可自由組合，最高可支援 8 核心，提供最高 16 個 Thread 運算能力。

5 c& \( d% {! |- t& }) M
: ?- W) d" @2 h# ?* M& R: w" m
此外，處理器內建的 Quick Path interconnect 數目亦可以自由提升，以形合多路的伺服器的需求。